双稳态振荡器

　　双稳态振荡器，即触发器，是一种有两种稳态的用于储存组件，可记录二进位制数字信号“1”和“0”。触发器是一种双稳态多谐振荡器（bistable multivibrator）。该电路可以通过施加在一个或多个控制输入端的信号来改变状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。

　　触发器

　　触发器（英语：Flip-flop, FF），中国大陆译作“触发器”、台湾及香港译作“正反器”，是一种有两种稳态的用于储存组件，可记录二进位制数字信号“1”和“0”。触发器是一种双稳态多谐振荡器（bistable multivibrator）。该电路可以通过施加在一个或多个控制输入端的信号来改变状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。

　　触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）。触发器可以处理输入、输出信号和时钟频率之间的相互影响。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲）。1

　　触发器的种类

　　触发器可以分成几种常见的类型：SR（设置－重置，"set-reset"）,D（数据或延迟，"data" or "delay"）,T（反转，"toggle"），和JK。 以上类型的触发器皆可用特征方程，以现有的输入、输出信号（Q），导出下个（即下个时钟脉冲的）输出（Qnext）。

　　RS触发器

　　主条目：锁存器

　　基本RS触发器又称SR锁存器，是触发器中最简单的一种，也是各种其他类型触发器的基本组成部分。两个与非门或或非门的输入端输出端进行交叉耦合或首尾相接，即可构成一个基本RS触发器。

　　特征方程为 ，且RS=0。

　　D触发器

　　D触发器有一个输入、一个输出和一个时钟频率输入，当时钟频率由0转为1时，输出的值会和输入的值相等。此类触发器可用于防止因为噪声所带来的错误，以及通过管道增加处理数据的数量。

　　真值表如下:

　　JK触发器

　　JK 触发器设有两个输入，其输出的值由以下的算式来决定。

　　JK触发器和触发器中最基本的RS触发器结构相似，其区别在于，RS触发器不允许R与S同时为1，而JK触发器允许J与K同时为1。当J与K同时变为1的同时，输出的值状态会反转。也就是说，原来是0的话，变成1；原来是1的话，变成0。

　　T触发器

　　T触发器（Toggle Flip-Flop，or Trigger Flip-Flop）设有一个输入和输出，当时钟频率由0转为1时，如果T和Q不相同时，其输出值会是1。输入端T为1的时候，输出端的状态Q发生反转；输入端T为0的时候，输出端的状态Q保持不变。把JK触发器的J和K输入点连接在一起，即构成一个T触发器。2

　　同步触发器

　　参见：时钟脉冲信号和空翻现象

　　在一个较为复杂的数字系统中，需要多个触发器翻转时间同步，这时候需要附加门控电路而构成同步触发器。3

　　主从触发器

　　为了防止空翻现象对触发器实际工作的影响，主从结构触发器被研制出来。

　　主从RS触发器

　　它由两个同步RS触发器以及一个反相器所构成。

　　主从JK触发器

　　由于主从触发器对输入信号有所约束，又开发出了主从JK触发器。4

　　时序考量

　　创建时间（setup time）是指数据在被采样时钟边沿采样到之前，需保持稳定的最小时间。

　　维持时间（hold time）是指数据在被采样时钟边沿采样到之后，需保持稳定的最小时间。

　　在触发器的数据手册一般会标示组件的创建时间（tsu）及维持时间（th），一般会是以纳秒（ns）为单位，有些先进的触发器可以到数百皮秒（ps）。若数据及控制输入从采样时钟边沿之前就维持定值，且时间超过创建时间，在采样时钟边沿之后就维持定值，且时间也超过维持时间，可以避免触发器的亚稳态现象。45

　　参见

　　多谐振荡器

　　正反馈

　　死锁

　　本词条内容贡献者为:

　　张磊 - 副教授 - 西南大学