[科普中国]-半导体IP核

IP核，全称知识产权核（英语：intellectual property core），是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模组。

简介IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。

IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列表征文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。1

集成电路设计成电路设计（英语：Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。

集成电路设计涉及对电子器件（例如晶体管、电阻器、电容器等）、器件间互连线模型的建立。所有的器件和互连线都需安置在一块半导体衬底材料之上，这些组件通过半导体器件制造工艺（例如光刻等）安置在单一的硅衬底上，从而形成电路。目前最常使用的衬底材料是硅。设计人员会使用技术手段将硅衬底上各个器件之间相互电隔离，以控制整个芯片上各个器件之间的导电性能。PN结、金属氧化物半导体场效应管等组成了集成电路器件的基础结构，而由后者构成的互补式金属氧化物半导体则凭借其低静态功耗、高集成度的优点成为数字集成电路中逻辑门的基础构造。设计人员需要考虑晶体管、互连线的能量耗散，这一点与以往由分立电子器件开始构建电路不同，这是因为集成电路的所有器件都集成在一块硅片上。金属互连线的电迁移以及静电放电对于微芯片上的器件通常有害，因此也是集成电路设计需要关注的课题。

随着集成电路的规模不断增大，其集成度已经达到深亚微米级（特征尺寸在130纳米以下），单个芯片集成的晶体管已经接近十亿个。由于其极为复杂，集成电路设计相较简单电路设计常常需要计算机辅助的设计方法学和技术手段。集成电路设计的研究范围涵盖了数字集成电路中数字逻辑的优化、网表实现，寄存器传输级硬件描述语言代码的书写，逻辑功能的验证、仿真和时序分析，电路在硬件中连线的分布，模拟集成电路中运算放大器、电子滤波器等器件在芯片中的安置和混合信号的处理。相关的研究还包括硬件设计的电子设计自动化（EDA）、计算机辅助设计（CAD）方法学等，是电机工程学和计算机工程的一个子集。

对于数字集成电路来说，设计人员现在更多的是站在高级抽象层面，即寄存器传输级甚至更高的系统级（有人也称之为行为级），使用硬件描述语言或高级建模语言来描述电路的逻辑、时序功能，而逻辑综合可以自动将寄存器传输级的硬件描述语言转换为逻辑门级的网表。对于简单的电路，设计人员也可以用硬件描述语言直接描述逻辑门和触发器之间的连接情况。网表经过进一步的功能验证、布局、布线，可以产生用于工业制造的GDSII文件，工厂根据该文件就可以在晶圆上制造电路。模拟集成电路设计涉及了更加复杂的信号环境，对工程师的经验有更高的要求，并且其设计的自动化程度远不及数字集成电路。

逐步完成功能设计之后，设计规则会指明哪些设计匹配制造要求，而哪些设计不匹配，而这个规则本身也十分复杂。集成电路设计流程需要匹配数百条这样的规则。在一定的设计约束下，集成电路物理版图的布局、布线对于获得理想速度、信号完整性、减少芯片面积来说至关重要。半导体器件制造的不可预测性使得集成电路设计的难度进一步提高。在集成电路设计领域，由于市场竞争的压力，电子设计自动化等相关计算机辅助设计工具得到了广泛的应用，工程师可以在计算机软件的辅助下进行寄存器传输级设计、功能验证、静态时序分析、物理设计等流程。1

系统芯片系统芯片（英语：System on Chip，缩写：SoC）是一个将电脑或其他电子系统集成到单一芯片的集成电路。系统芯片可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。系统芯片常常应用在嵌入式系统中。系统芯片的集成规模很大，一般达到几百万门到几千万门。

尽管微控制器通常只有不到100 kB的随机存取存储器，但是事实上它是一种简易的、功能弱化的单芯片系统，而“系统芯片”这个术语常被用来指功能更加强大的处理器，这些处理器可以运行Windows和Linux的某些版本。系统芯片更强的功能要求它具备外部存储芯片，例如有的系统芯片配备了闪存。系统芯片往往可以连接额外的外部设备。系统芯片对半导体器件的集成规模提出了更高的要求。为了更好地执行更复杂的任务，一些系统芯片采用了多个处理器核心。1

电子设计自动化电子设计自动化（英语：Electronic design automation，缩写：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。

现今数字电路非常模组化（参见集成电路设计、设计收敛、设计流程 (EDA)），产线最前端将设计流程标准化，把设计流程区分为许多“细胞”（cells），而暂不考虑技术，接着细胞则以特定的集成电路技术实现逻辑或其他电子功能。制造商通常会提供组件库（libraries of components），以及符合标准模拟工具的模拟模型给生产流程。模拟 EDA 工具较不模组化，因为它需要更多的功能，零件间需要更多的互动，而零件一般说较不理想。

在电子产业中，由于半导体产业的规模日益扩大，EDA 扮演越来越重要的角色。使用这项技术的厂商多是从事半导体器件制造的代工制造商，以及使用 EDA 模拟软件以评估生产情况的设计服务公司。EDA 工具也应用在现场可编程逻辑门阵列的程序设计上。2

本词条内容贡献者为:

李嘉骞 - 博士 - 同济大学