产生机理
在深亚微米集成电路加工工艺中,经常使用了一种基于等离子技术的离子刻蚀工艺(plasma etching)。此种技术适应随着尺寸不断缩小,掩模刻蚀分辨率不断提高的要求。但在蚀刻过程中,会产生游离电荷,当刻蚀导体(金属或多晶硅)的时候,裸露的导体表面就会收集游离电荷。所积累的电荷多少与其暴露在等离子束下的导体面积成正比。如果积累了电荷的导体直接连接到器件的栅极上,就会在多晶硅栅下的薄氧化层形成F-N 隧穿电流泄放电荷,当积累的电荷超过一定数量时,这种F-N 电流会损伤栅氧化层,从而使器件甚至整个芯片的可靠性和寿命严重的降低。在F-N 泄放电流作用下,面积比较大的栅得到的损伤较小。因此,天线效应(Process Antenna Effect,PAE),又称之为“等离子导致栅氧损伤(plasma induced gate oxide damage,PID)”。2
天线效应计算方法小尺寸的MOS管的栅极与很长的金属连线接在一起。
在刻蚀过程中,这根金属线有可能象一根天线一样收集带电粒子,升高电位,而且可以击穿MOS管的栅氧化层,造成器件的失效。这种失效是不可恢复的。不仅是金属连线,,有时候多晶硅也可以充当天线。关于天线原理产生的微观机制,已经有很了很成熟的研究。
计算天线效应的算法通常都是用与栅相连的金属线或多晶硅的面积与MOS管栅面积的比值来计算的。可以用下式表示:
ωα/gα